

Číslicový modul pro výuku diagnostiky a komprese dat pomocí příznakového analyzátoru BM 578

Educational Digital Module for Diagnostics and Data Compression with Signature Analyser BM 578

Bc. Julius Markovič

Diplomová práce
2013



Univerzita Tomáše Bati ve Zlíně
Fakulta aplikované informatiky

Univerzita Tomáše Bati ve Zlíně

Fakulta aplikované informatiky

akademický rok: 2012/2013

ZADÁNÍ DIPLOMOVÉ PRÁCE

(PROJEKTU, UMĚLECKÉHO DÍLA, UMĚLECKÉHO VÝKONU)

Jméno a příjmení: **Bc. Julius Markovič**
Osobní číslo: **A11493**
Studijní program: **N3902 Inženýrská informatika**
Studijní obor: **Informační technologie**
Forma studia: **kombinovaná**

Téma práce: **Číslicový modul pro výuku diagnostiky a komprese dat pomocí příznakového analyzátoru BM 578**

Zásady pro vypracování:

1. Prostudujte princip a varianty aplikace číslicové příznakové analýzy v diagnostice číslicových obvodů.
2. Analyzujte stávající laboratorní úlohu pro demonstraci kompresní a diagnostické metody s využitím příznakové analýzy.
3. Navrhněte modifikaci a rozšíření výukových možností této laboratorní úlohy.
4. Realizujte a ověřte některou z variant svého návrhu.
5. Vypracujte metodický postup a vzorovou úlohu pro využití realizované varianty při demonstraci metody číslicové příznakové analýzy.

Rozsah diplomové práce:

Rozsah příloh:

Forma zpracování diplomové práce: **tištěná/elektronická**

Seznam odborné literatury:

1. Hlavička, J.: Diagnostika a spolehlivost, Vydavatelství ČVUT Praha, 1998.
2. Miczo, A.: Digital Logic Testing and Simulation. John Wiley & Sons, 2003.
3. Jha, N. K., Gupta, S.: Testing of Digital Systems. Cambridge Digital Systems. Cambridge University Press, 2003.
4. Bushnell, M.L., Agrawal, V.D.: Essentials of Electronic Testing for Digital Memory and Mixed- Signal VLSI Circuits. Springer, 2004.
5. Martin, P.L.: Electronic Failure Analysis Handbook. McGraw-Hill, 1999.
6. Anonym: Technická dokumentace k příznakovému analyzátoru Tesla BM 578, 1987.

Vedoucí diplomové práce:

Ing. Petr Neumann, Ph.D.
Ústav elektroniky a měření

Datum zadání diplomové práce:

22. února 2013

Termín odevzdání diplomové práce:

22. května 2013

Ve Zlíně dne 22. února 2013


prof. Ing. Vladimír Vašek, CSc.
děkan




doc. Mgr. Roman Jašek, Ph.D.
ředitel ústavu

ABSTRAKT

Tento projekt je zaměřen na popis principů a metod uplatňovaných v návrhu a diagnostice digitálních systémů. Některé z těchto diagnostických metod jsou demonstrovány na modulu pro vzdělávací účely v souvislosti s příznakovou analýzou a metodou zcitlivění cesty za použití příznakového analyzátoru BM 578. Současný stav laboratorního cvičení je analyzován a je navržen a realizován nový demonstrační modul se širšími možnostmi a přidanými funkcemi v oblasti kombinačních logických obvodů. Tento modul představuje příklad kombinačního logického obvodu s rekonvergentním větvením.

Klíčová slova:

Diagnostika, kombinační logické obvody, příznakový analyzátor, BM 578

ABSTRACT

This project is aimed at the description of principles and methods applied in digital systems design and diagnostics. Some of those diagnostic methods are demonstrated for educational purposes in relation with signature analysis and the test path sensitization. The current state of a laboratory exercise is analysed and the new demonstration module with higher flexibility and added test features is designed and realised. This educational modul represents a combinational logic circuit example with reconvergent fan-out..

Keywords:

Diagnostics, digital technology, signature analyser, BM 578.

Poděkování, motto

Děkuji všem, kteří mi drželi palce a podporovali mne při psaní této práce.

Děkuji své manželce, bez jejíž podpory bych neměl možnost studia dokončit.

Děkuji vedoucímu práce, Ing Neumannovi Ph.D., za všechny připomínky v průběhu psaní a cenné rady, které byly potřebné pro správné nasměrování této práce.

Děkuji také Ing. Macejkovi z firmy T Machinery s.r.o. a Ing. Příkaskému z firmy B.I.T. technik s.r.o., kteří podporou při návrhu desky, resp. při vytváření správných podkladů pro výrobu, zajistili fyzickou existenci modulu.

V neposlední řadě bych chtěl poděkovat své rodině, bez jejíž podpory by mé studium nebylo reálně možné.

Prohlašuji, že

- beru na vědomí, že odevzdáním diplomové/bakalářské práce souhlasím se zveřejněním své práce podle zákona č. 111/1998 Sb. o vysokých školách a o změně a doplnění dalších zákonů (zákon o vysokých školách), ve znění pozdějších právních předpisů, bez ohledu na výsledek obhajoby;
- beru na vědomí, že diplomová/bakalářská práce bude uložena v elektronické podobě v univerzitním informačním systému dostupná k prezenčnímu nahlédnutí, že jeden výtisk diplomové/bakalářské práce bude uložen v příruční knihovně Fakulty aplikované informatiky Univerzity Tomáše Bati ve Zlíně a jeden výtisk bude uložen u vedoucího práce;
- byl/a jsem seznámen/a s tím, že na moji diplomovou/bakalářskou práci se plně vztahuje zákon č. 121/2000 Sb. o právu autorském, o právech souvisejících s právem autorským a o změně některých zákonů (autorský zákon) ve znění pozdějších právních předpisů, zejm. § 35 odst. 3;
- beru na vědomí, že podle § 60 odst. 1 autorského zákona má UTB ve Zlíně právo na uzavření licenční smlouvy o užití školního díla v rozsahu § 12 odst. 4 autorského zákona;
- beru na vědomí, že podle § 60 odst. 2 a 3 autorského zákona mohu užít své dílo – diplomovou/bakalářskou práci nebo poskytnout licenci k jejímu využití jen s předchozím písemným souhlasem Univerzity Tomáše Bati ve Zlíně, která je oprávněna v takovém případě ode mne požadovat přiměřený příspěvek na úhradu nákladů, které byly Univerzitou Tomáše Bati ve Zlíně na vytvoření díla vynaloženy (až do jejich skutečné výše);
- beru na vědomí, že pokud bylo k vypracování diplomové/bakalářské práce využito softwaru poskytnutého Univerzitou Tomáše Bati ve Zlíně nebo jinými subjekty pouze ke studijním a výzkumným účelům (tedy pouze k nekomerčnímu využití), nelze výsledky diplomové/bakalářské práce využít ke komerčním účelům;
- beru na vědomí, že pokud je výstupem diplomové/bakalářské práce jakýkoliv softwarový produkt, považují se za součást práce rovněž i zdrojové kódy, popř. soubory, ze kterých se projekt skládá. Neodevzdání této součásti může být důvodem k neobhájení práce.

Prohlašuji,

- že jsem na diplomové práci pracoval samostatně a použitou literaturu jsem citoval. V případě publikace výsledků budu uveden jako spoluautor.
- že odevzdaná verze diplomové práce a verze elektronická nahraná do IS/STAG jsou totožné.

Ve Zlíně

.....

podpis diplomanta

OBSAH

ÚVOD	9
I TEORETICKÁ ČÁST	10
1 DIAGNOSTIKA	11
1.1 ZÁKLADNÍ POJMY	12
1.1.1 Terminologie	13
1.1.2 Formy diagnostiky [4].....	14
1.1.3 Poruchy v číslicových obvodech.....	15
1.1.3.1 Poruchy typu t.....	15
1.1.3.2 Poruchy typu z	15
1.2 ZÁKLADNÍ LOGICKÉ ČLENY	15
1.2.1 NOT - invertor.....	16
1.2.2 AND - konjunktory	17
1.2.3 OR – disjunktory	17
1.2.4 NAND – Schefferova funkce	18
1.2.5 NOR – Percieova funkce.....	19
1.2.6 XOR	19
1.2.7 Jednoduchý demultiplexor	20
2 PŮVODNÍ ÚLOHA	22
2.1 STÁVAJÍCÍ ÚLOHA.....	22
2.2 NOVÝ PŘÍSTUP.....	22
II PRAKTICKÁ ČÁST	25
3 PŘÍZNAKOVÝ ANALYZÁTOR BM 578 [6]	26
3.1 TECHNICKÉ PROVEDENÍ.....	26
3.1.1 Blokové schéma a princip činnosti	28
3.2 SAMOKONTROLA.....	29
4 POPIS STÁVAJÍCÍHO MODULU	30
4.1 MĚŘICÍ PRACOVNÍSTĚ.....	30
4.1.1 Module board – rozvod napájení modulů	30
4.1.2 Time base - časová základna.....	30
4.1.3 Univerzální číslicový modul s kartou 7493	30
5 SOFTWARE	32
5.1 EAGLE V6.....	32
5.1.1 Založení projektu, schéma	33
5.1.2 Generování DPS.....	35
5.1.3 Vytvoření podkladů pro výrobu	39
6 POSTUP PŘI MĚŘENÍ NA NOVÉM MODULU	40
6.1 NASTAVENÍ CHYBY VYUČUJÍCÍM	40
6.2 BEZ CHYB – PŘEPÍNAČ OK	41
6.3 S CHYBOU – PŘEPÍNAČ ERR.....	42
ZÁVĚR	44
CONCLUSION	45
SEZNAM POUŽITÉ LITERATURY	46

SEZNAM POUŽITÝCH SYMBOLŮ A ZKRATEK	47
SEZNAM OBRÁZKŮ	48
SEZNAM TABULEK.....	50
SEZNAM PŘÍLOH.....	51

ÚVOD

Diplomová práce by měla ukázat základní principy diagnostiky obecně, dotknout se diagnostiky analogových obvodů a ukázat možnosti při diagnostice číslicové techniky.

První kapitola vysvětlí základní pojmy v dané oblasti, popíše základní principy, využívané při zjišťování závad a odlišnosti v diagnostice různých obvodů.

Druhá kapitola ukazuje rozdíl v přístupu u obou úloh, tedy původní a nově tvořené.

V praktické části se seznámíme s příznakovým analyzátozem BM 578 a jeho možnostmi a uspořádáním. Také bude popsáno zapojení a jednotlivé komponenty diagnostického obvodu.

Další část nám přiblíží program Eagle [1] a nejdůležitější body návrhu v tomto programu. Seznámí nás postupně s tím, jak návrh vznikl.

V poslední kapitole budou představeny principy nového modulu a doporučený postup pro tvorbu úloh s tímto modulem.

Součástí práce jsou také jako přílohy výrobní podklady pro výrobu desky a krabičky. Všechna data, výstupní soubory programu Eagle a podklady jsou také obsaženy na přiloženém CD.


I. TEORETICKÁ ČÁST

1 DIAGNOSTIKA

Diagnostika je obor, který obecně zajišťuje informaci o stavu zkoumaného objektu. Využívá se v mnoha oborech lidské činnosti a to již poměrně dlouho. Lze ji najít v technických i netechnických oborech (lékařství, molekulární biologie, výpočetní technika a mnoho jiných). S diagnostikou se např. setkává každý, kdo zapíná počítač. Ten při svém startu pomocí diagnostiky ověří stav základních komponentů a při zjištění závady dá vědět pípáním.

Digitální technika je všudypřítomná. Tato zařízení se objevují ve všech aspektech našeho života a spotřebitelé berou jako samozřejmost přítomnost elektronických přístrojů, provádějících kontrolní funkce, prováděné v jakýchkoliv zařízeních, nejen těch, určených k zábavě nebo dopravě. V důsledku toho jsou spotřebitelé méně tolerantní k nefunkčním zařízením, než tomu bylo dříve. [2]

Je pravdou, že diagnostika při výrobě zvyšuje cenu výsledného produktu. Bohužel se však opomíjí skutečnost, že náklady na diagnostiku se vrací na základě zvýšené propustnosti. Pokud uvažujeme obrázek 1, plná čára ukazuje úroveň kvality (v počtu vad na milion vyrobených kusů), pokud se diagnostika neprovádí. Jde o nepřímou úměru, kdy čím vyšší kvalita je požadována, tím méně kusů je v pořádku již na počátku. Z toho plyne, že čím větší kvalita je požadována, tím více kusů musí být vyrobeno. Tím mohou náklady vzrůst až do výše, kdy je výroba nerentabilní. Nicméně v případě testování při výrobě je možné počet vyrobených kusů snížit a přínos převyšuje náklady na testování.



Obrázek 1 Ekonomické souvislosti [9]

Bod B na grafu odpovídá situaci, kdy je výnos z výroby nižší, než požadovaná kvalita. Přesto testování určí dostatek vadných součástí, aby se dosáhlo požadované úrovně kvality. Vodorovná vzdálenost mezi body A a B odpovídá rozsahu, ve kterém mohou být schopnosti procesu agresivnější při zachování požadované kvality. Cílem je posunout bod B co nejvíce doprava tak, aby zůstala patřičná míra konkurenceschopnosti.

Diagnostika analogových obvodů se provádí přivedením napětí ze speciálního zdroje přímo na součástku, kterou testujeme. Testování je možno provádět jednak bez napájecího napětí (analogová příznaková analýza), jednak při připojeném napájení (funkční test).

Analogová příznaková analýza spočívá v porovnání voltampérové V/A charakteristiky testované součástky s průběhem na funkčním vzorku. To je možné zjistit pouze pro jeden dvojpól, takže v případě vícepólových součástek je nutno zajistit všechny V/A charakteristiky. Vstupním signálem je sinusový signál.

Testování pod napětím je prováděno tak, že se testují IO a spoje bez ohledu na funkční závislosti. Při tom může docházet ke zvýšení teploty součástek při jejich zkratování (zkrat v řádu nanosekund IO nepoškodí). Vlivem integrace dochází ke snižování použitelnosti této metody.

Specifikum **diagnostiky číslicových obvodů** spočívá v tom, že číslicové obvody pracují s logickými hodnotami, interpretujícími logické hodnoty v diskretním tvaru (0,1), tedy jako napětí v daných rozsazích. Prověrování číslicových obvodů je prováděno sekvencemi dat, které jsou sestaveny tak, aby byly v ideálním případě prověřeny všechny funkce daného systému. Jednotlivé kroky testu jsou tvořeny vstupními hodnotami a jim odpovídajícími výstupními hodnotami daného systému. V případě nesprávné funkce se liší výsledné hodnoty od hodnot, získaných na výstupu správně fungujícího systému.

1.1 Základní pojmy

Testování lze vysvětlit na jednoduchém příkladu. Každý, kdo studoval, zná pojem test a s největší pravděpodobností jej nemá rád. Vyučující nastaví okruh znalostí pro testování, tzv. sylabus předmětu. To zahrnuje seznam knih, poznámek, úkolů a případně jejich kombinace. Následuje testovací metoda, kdy se vyučující ptá a analyzuje odpovědi, tedy porovnává je se správnými. Kvalita testování závisí na tom, jak testovací otázky odpovídají nebo neodpovídají sylabu. [3]

Je zde patrné, že testování neprobíhá tak, že by se vyučující každého ptal na odpovědi na všechny otázky, ale pouze na vybranou část, která odpovídá určitému průřezu předmětu.

1.1.1 Terminologie

V diagnostice je použito mnoho pojmů. Můžeme si některé základní popsat a blíže vysvětlit.

Porucha – způsobí nefunkčnost měřeného obvodu. Dle typu je možno dělit dle:

a) Časového průběhu změn parametrů

- **Náhlá** – nelze ji předvídat
- **Postupná** – parametry se mění postupně, lze ji předvídat
- **Občasná** – trvá po omezenou dobu, potom nastane bezporuchový stav bez vnějšího zásahu

b) stupně poruchy objektu

- **Úplná** – znemožní funkci
- **Částečná** – malá odchylka od správných hodnot, neznemožní funkci

c) kombinace časového průběhu a stupně poruchy

- **Havarijní** (náhlá a úplná)
- **Degradační** (postupná a částečná)

Detekce poruchy – základní úloha diagnostiky, rozlišení poruchového a bezporuchového stavu. Přitom nejde o přesné určení poruchy, jde o zjištění informace, zda je obvod v pořádku nebo ne.

Lokalizace poruchy – stanovení vadné části (bloku) diagnostikovaného objektu. Lokalizuje se na úroveň výměnných modulů.

Chyba – představuje rozdíl mezi hodnotami správnou a chybnou u měřené veličiny. Lze ji změřit. Dá se jednoduše říct, že chyba je důsledek poruchy a jejím projevem v obvodu.

Test – prověření tolika různých kroků testu (vstupních vektorů), kolik stačí k ověření správné činnosti (v ideálním případě) všech možných závad obvodu. Dělí se na: [4]

Triviální – ověří kompletně všechny vstupní kombinace. U malého počtu obvodů lze provést, u většího dochází k obrovskému nárůstu počtu kombinací a doba provedení je neúměrně dlouhá – neekonomická

Strukturní – vychází ze zapojení daného obvodu, využívá se jako lokalizační

Funkční – vychází z funkce daného obvodu. Pro sestavení se používá minimalizovaná logická rovnice obvodu

Detekční – posloupnost testovacích vektorů, které na výstupu vygenerují posloupnost signálů, jednoznačně indikující správnou nebo chybnou činnost obvodu

Krok testu – testovací vektor, ověřuje jednu vstupní kombinaci hodnot. Jde o jeden vstupní a jemu odpovídající výstupní vektor.

Délka testu – počet jednotlivých kroků testu,

Diagnostické pokrytí – vyjadřuje počet poruch, které test odhalí. Udává se absolutně (počtem poruch) nebo relativně v procentech vzhledem k celkovému počtu poruch.

Úplný test - Test pokrývající 100% poruch.

1.1.2 Formy diagnostiky [4]

	Vnější	Vnitřní
Periodická	Zkoušeč	Diagnostický procesor
Průběžná	Zdvojení	Bezpečnostní kódy

Tabulka 1 Formy diagnostiky

Vnitřní/vnější – podle vztahu mezi testovanou jednotkou a zařízením, které diagnostiku řídí.



Obrázek 2 Vnitřní a vnější forma diagnostiky

Periodická/průběžná – podle doby, kdy je diagnostika prováděna.

1.1.3 Poruchy v číslicových obvodech

Diagnostika číslicových obvodů je hledání poruch podle jejich projevů. Můžeme rozlišovat mezi poruchou fyzikální a logickou.

Fyzikální porucha - fyzikální jev, v obvodu již nastal. Může jít o přerušení vodiče, zkrat mezi vodiči, průraz přechodu u polovodičů apod.

Logická porucha - model poruchy, která mění logickou funkci celku. Jako u každého modelování jde o zjednodušení, jednou logickou poruchou lze popsat více typů fyzikálních poruch.

1.1.3.1 Poruchy typu t


Označujeme je jako trvalé, jde o trvalou nulu (t_0) a trvalou jedničku (t_1). Jedná se o poruchy, při kterých je na příslušném místě v obvodu připojena trvale logická nula nebo jednička. Tedy zkrat příslušného místa na napájecí napětí nebo uzemnění. Tím je lze také simulovat.

1.1.3.2 Poruchy typu z

Jde o poruchy typu zkrat (např. nejčastější zkrat mezi signálními vodiči). Není třeba speciálně vytvářet testy na tento typ poruchy, obvykle se zjistí testem na poruchy t_0 a t_1 .

1.2 Základní logické členy

Základním stavebním prvkem logických obvodů jsou hradla, která mají jeden nebo více vstupů a jeden výstup. Každé hradlo provádí nějakou logickou funkci a její výsledek se objeví na výstupu. Značení těchto hradel je prováděno dvěma způsoby. Jednak podle IEC jsou to čtvercové nebo obdélníkové značky, jednak podle ANSI značky složené z křivek, často používané v profesionálních systémech pro návrh obvodů.




Obrázek 3 Dva způsoby schematických značek [5]

U každého ze základních hradel si ukážeme jeho značku (dle IEC), logickou funkci a také pravdivostní tabulku. Ta vyjadřuje, jaká logická hodnota bude na výstupu hradla v případě daných hodnot na jeho vstupech.

1.2.1 NOT - invertor

Invertor je jedním z nejjednodušších hradel. Provádí funkci logické negace. Tedy na jeho výstupu je opačná logická hodnota, než na vstupu.



Obrázek 4 NOT invertor


Pravdivostní tabulky invertoru vypadá následovně:

$Y = \bar{A}$	
Vstup A	Výstup Y
0	1
1	0

Tabulka 2 Pravdivostní tabulka NOT

1.2.2 AND - konjunktork

Tento člen provádí funkci logického součinu:



Obrázek 5 AND konjunktork


Pravdivostní tabulka ukazuje, že na výstupu je logická 1 jen v případě, že na obou (všech) vstupech je také hodnota logická 1:

$Y = A \cdot B$		
Vstup A	Vstup B	Výstup Y
0	0	0
0	1	0
1	0	0
1	1	1

Tabulka 3 Pravdivostní tabulka AND

1.2.3 OR – disjunktork

Na jeho výstupu je funkce logického součtu



Obrázek 6 OR disjunktork


Dle pravdivostní tabulky je zřejmé, že na výstupu hradla OR je logická 1, pokud je alespoň na jednom ze vstupů hodnota logická 1.

$Y = A + B$		
Vstup A	Vstup B	Výstup Y
0	0	0
0	1	1
1	0	1
1	1	1

Tabulka 4 Pravdivostní tabulka OR

1.2.4 NAND – Schefferova funkce

Provádí funkci negovaného logického součinu, tedy součet negací.



Obrázek 7 NAND

Schefferova funkce


$Y = \overline{(A \cdot B)} = \bar{A} + \bar{B}$		
Vstup A	Vstup B	Výstup Y
0	0	1
0	1	1
1	0	1
1	1	0

Tabulka 5 Pravdivostní tabulka NAND

Jedná se o nejběžněji používané hradlo, spojením vstupů je možno použít jako invertor.

1.2.5 NOR – Percieova funkce

Provádí funkci negovaného logického součtu, součin negací.



Obrázek 8 NOR
Percieova funkce


$Y = \overline{(A + B)} = \bar{A} \cdot \bar{B}$		
Vstup A	Vstup B	Výstup Y
0	0	1
0	1	0
1	0	0
1	1	0

Tabulka 6 Pravdivostní tabulka NOR

U tohoto hradla při propojení vstupů také funguje jako invertor.

1.2.6 XOR

Provádí exkluzivní logický součet



Obrázek 9 XOR


$Y = A \oplus B = \bar{A} \cdot B + A \cdot \bar{B}$		
Vstup A	Vstup B	Výstup Y
0	0	0
0	1	1
1	0	1
1	1	0

Tabulka 7 Pravdivostní tabulka XOR

1.2.7 Jednoduchý demultiplexor

Vysvětlíme si činnost jednoduchého demultiplexoru, tedy obvodu, který bude dále využit k volbě zadání konkrétní chyby do konkrétního místa v měřeném obvodu.

Jeho schéma je následující:



Obrázek 10 Dvoukanálový demultiplexor

Tento jednoduchý multiplexor má jeden datový vstup D a dva výstupy Y_0 Y_1 . Přepínání mezi výstupy se řídí adresovým signálem A. Bude-li $A=0$, bude datový vstup D připojen díky vnitřní logice k výstupu Y_0 . Na druhou stranu bude-li $A=1$, bude vstup propojen s výstupem Y_1 . Pravdivostní tabulka vypadá následovně:


Vstup A	Vstup D	Výstup Y_0	Výstup Y_1
0	0	0	0
0	1	1	0
1	0	0	0
1	1	0	1

Pokud použijeme místo hradel AND hradla NAND (jako v případě 74xx138), bude hodnota na výstupu negovaná.

2 PŮVODNÍ ÚLOHA

2.1 Stávající úloha

Stávající úloha využívá modul s jednoduchým zapojením.



Obrázek 11 Původní modul


Tento modul umožňuje připojit vstupy ABCD, napájení a lze měřit, jaké příznaky odpovídají funkčnímu zapojení. Poté lze drátovou propojkou simulovat chyby typu t_0 a t_1 v různých místech zapojení.

Protože obvod obsahuje také větvení s lichou paritou inverze, je přidána možnost větvení zrušit. Toho je docíleno drátovými propojkami v obou větvích,

Modul je ideální pro vysvětlování, student fyzicky „vidí“, který typ chyby je do kterého bodu zapojení přiveden (sám ho drátovou propojkou přivede).

2.2 Nový přístup

Naskytla se otázka, jak stávající modul změnit tak, aby byl nejen jednoduchý na vysvětlování, ale taky na něm bylo možno studiem získané poznatky vyzkoušet a ověřit? Nejprve došlo k rozšíření jednoduchého obvodu tak, aby přibylo míst s potenciálními chybami. Byl zvolen následující obvod:



Obrázek 12 Upravený obvod

Jde o obvod multiplexoru, na jehož jednom vstupu je obvod XNOR. Pokud si vytvoříme tabulku pokrytí chyb pro triviální test, vyjde nám tabulka.

triviální test

A	B	C	D	Q	A	A1	A2	B	B1	B2	C	C1	C2	D	E	E1	E2	F	G	I	H	J	K	
0	0	0	0	1	t ₁	--	t ₁	t ₁	t ₁	--	t ₁	t ₁	--	--	t ₀	t ₀	t ₀	t ₁	t ₁	t ₀	t ₀	t ₁	--	
0	0	0	1	1	t ₁	--	t ₁	t ₁	t ₁	--	--	t ₁	--	--	t ₀	t ₀	t ₀	t ₁	t ₁	t ₀	t ₀	t ₁	--	
0	0	1	0	0	--	--	--	--	--	--	t ₀	t ₀	--	t ₁	--	--	--	--	--	--	t ₁	t ₀	t ₀	
0	0	1	1	1	--	--	--	--	--	--	--	--	t ₀	t ₀	--	--	--	--	--	--	--	--	t ₁	
0	1	0	0	0	t ₁	t ₁	--	t ₀	t ₀	--	--	--	--	--	t ₁	t ₁	--	t ₀	--	t ₁	--	t ₀	t ₀	
0	1	0	1	0	t ₁	t ₁	--	t ₀	t ₀	--	t ₁	--	t ₁	--	t ₁	t ₁	--	t ₀	--	t ₁	--	t ₀	t ₀	
0	1	1	0	0	--	--	--	--	--	--	--	--	--	t ₁	--	--	--	--	--	--	--	--	t ₀	t ₀
0	1	1	1	1	--	--	--	--	--	--	t ₀	--	t ₀	t ₀	--	--	--	--	--	--	--	--	t ₁	
1	0	0	0	0	t ₀	--	t ₀	t ₁	--	t ₁	--	--	--	--	t ₁	--	t ₁	--	t ₀	t ₁	--	t ₀	t ₀	
1	0	0	1	0	t ₀	--	t ₀	t ₁	--	t ₁	t ₁	--	t ₁	--	t ₁	--	t ₁	--	t ₀	t ₁	--	t ₀	t ₀	
1	0	1	0	0	--	--	--	--	--	--	--	--	--	t ₁	--	--	--	--	--	--	--	--	t ₀	t ₀
1	0	1	1	1	--	--	--	--	--	--	t ₀	--	t ₀	t ₀	--	--	--	--	--	--	--	--	t ₁	
1	1	0	0	1	t ₀	t ₀	--	t ₀	--	t ₀	t ₁	t ₁	--	--	--	--	--	t ₁	t ₁	t ₀	t ₀	t ₁	--	
1	1	0	1	1	t ₀	t ₀	--	t ₀	--	t ₀	--	t ₁	--	--	--	--	--	t ₁	t ₁	t ₀	t ₀	t ₁	--	
1	1	1	0	0	--	--	--	--	--	--	t ₀	t ₀	--	t ₁	--	--	--	--	--	--	--	t ₁	t ₀	t ₀
1	1	1	1	1	--	--	--	--	--	--	--	--	t ₀	t ₀	--	--	--	--	--	--	--	--	t ₁	

minimální test

A	B	C	D	Q	A	A1	A2	B	B1	B2	C	C1	C2	D	E	E1	E2	F	G	I	H	J	K
0	0	0	1	1	t ₁	--	t ₁	t ₁	t ₁	--	--	t ₁	--	--	t ₀	t ₀	t ₀	t ₁	t ₁	t ₀	t ₀	t ₁	--
0	0	1	0	0	--	--	--	--	--	--	t ₀	t ₀	--	t ₁	--	--	--	--	--	--	t ₁	t ₀	t ₀
0	1	0	1	0	t ₁	t ₁	--	t ₀	t ₀	--	t ₁	--	t ₁	--	t ₁	t ₁	--	t ₀	--	t ₁	--	t ₀	t ₀
0	1	1	1	1	--	--	--	--	--	--	t ₀	--	t ₀	t ₀	--	--	--	--	--	--	--	--	t ₁
1	0	0	0	0	t ₀	--	t ₀	t ₁	--	t ₁	--	--	--	--	t ₁	--	t ₁	--	t ₀	t ₁	--	t ₀	t ₀
1	1	0	1	1	t ₀	t ₀	--	t ₀	--	t ₀	--	t ₁	--	--	--	--	--	t ₁	t ₁	t ₀	t ₀	t ₁	--

Tabulka 8 Tabulka pokrytí chyb

Při jejím vytváření používáme jednoduché pravidlo, kdy pokud chceme, aby byla cesta citlivá, musí být na všech nezúčastněných vstupech logických členů log 0 v případě OR a NOR, a log 1 v případě členu AND a NAND.

Držíme se následujícího postupu pro zcitlivění cesty. Stanovíme si bod, ve kterém bude chyba, a do tohoto bodu přivedeme opačnou logickou hodnotu. Např. pokud bude třeba zjistit v bodu e_1 chybu t_0 , bude nutné do bodu a_1 přivést log 0 (obvod NOR). Tím se chyba přenesse do bodu F. Na dalším členu NOR také musíme zajistit log 0 na vstupu G. Toho lze docílit log 0 na vstupu b_2 , tedy přímo na vstupu B. Tím se chyba přenesse do bodu H. Pro zajištění citlivé cesty na výstup Q je pro další hradlo NAND potřeba na vstupu I docílit log 1. Kvůli konvertoru před tímto vstupem musíme na vstup C také vložit log 0. Na posledním hradle NAND bude cesta citlivá v případě, že na vstupu K bude log 1. Protože na vstupu předchozího hradla c_2 je log 0, bude na jeho výstupu log 1 v obou možnostech hodnot na vstupu D. Pak lze stanovit dvě vstupní kombinace hodnot vstupů ABCD, které zviditelní chybu t_0 v bodě e_1 , a to kombinace 0000 i 0001 (tomu odpovídají řádky 1 a 2 v tabulce pokrytí chyb (tabulka 8).

Obdobným způsobem lze postupovat v dalších případech.

II. PRAKTICKÁ ČÁST

3 PŘÍZNAKOVÝ ANALYZÁTOR BM 578 [6]

Je zařízení, které se využívá k detekci vadných bloků ve složitých logických sítích. Umožňuje nalezení závady až na úroveň jednotlivé vadné součástky. Snímá a zobrazuje čtyřmístný hexadecimální příznak, přiřazený určitému uzlu v přístroji. Příznaková analýza (PA) je atraktivní i pro vyhledávání chyb v průběhu výrobního procesu. Využívá porovnání posloupnosti dat v určitém uzlu zkoumaného zařízení, ke kterému je připojen, s posloupností dat v témže uzlu stejného, ale správně fungujícího zařízení. Vyhledávání chyb spočívá ve sledování průběhu signálu a porovnání naměřených příznaků s příznaky, uvedenými v manuálu zařízení. Příznak je čtyřmístné číslo, generované pro blok dat příznakovým analyzátozem. Jde o zbytek po dělení vstupního polynomu, který je tvořen posloupností znaků (které jsou v měřeném místě obvodu mezi signály START a STOP) šestnáctibitovým polynomem. Ten je zvolen tak, aby došlo k detekci co největšího počtu chyb. Každá chyba v obvodu mění posloupnost dat a tím pádem také příznak. V současné době je PA využívána hlavně při interní diagnostice, často až na úrovni integrace na jednom čipu.

3.1 Technické provedení

Samotný přístroj má rozměry 275x89x300 mm a váží 4 kg. Na čelní stěně je čtyřmístný displej, který zobrazuje hexadecimální kód se znaky 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, C, F, H, P, U. Dále je zde konektor pro připojení sond, ovládací tlačítka a LED indikátory.



Obrázek 13 BM578 čelní panel

Na zadní straně je pouze výstupní konektor (na kterém je příznak v hexadecimálním kódu a některé řídicí signály) a kabel napájení s pojistkou.




Obrázek 14 BM 578 - zadní panel

Měřené hodnoty se získají pomocí datové sondy, kterou přikládáme k jednotlivým měřeným bodům. Ta má na sobě tlačítko RESET pro nulování přístroje.




Obrázek 15 Datová sonda

Připojení přístroje k měřenému obvodu zajišťuje hradlovací sonda, která je během měření připojena do stálých bodů na tomto obvodu.



Obrázek 16 Hradlovací sonda

3.1.1 Blokové schéma a princip činnosti



Obrázek 17 Blokové schéma [6]

1	Detektor úrovně 2 V	14	Paměť, multiplexor, budiče displeje
2	Detektor úrovně 0,8 V	15	Displej
3 - 5	Detektor úrovně 1,5 V	16	Paměť a komparátor nestabilního příznaku
6, 7	Prodloužení impulsu	17	LED indikátor nestabilního příznaku
8, 9	LED indikátor vstupní úrovně	18	LED indikátor hradla
10	Volba aktivní hrany signálu	19	Oscilátor 1 kHz
11	Řízení hradlování	20	Řízení funkce „samokontrola“
12	Vstupní paměť dat	21	Řídící čítač dynamického displeje
13	Generátor cyklického kódu		

Tabulka 9 Blokové schéma - vysvětlivky

Vstupní signály DATA, START, STOP jsou po průchodu úroňovými detektory synchronizovány hodinovým signálem CLOCK ve vstupních klopných obvodech. Signály START, STOP po volbě aktivní hrany v bloku 10 vstupují do řídicího bloku 11, kde vymezují interval měření podle nastavení testu. V tomto měřicím intervalu prochází signál DATA přes vstupní paměť 12, která mimo svou činnost vyhodnocuje patnou vstupní úroveň jako poslední platnou úroveň do generátoru cyklického kódu 13. Tento blok tvoří 16bitový posuvný registr se čtyřmi zpětnými vazbami. Přijatá data v něm obíhají a jsou dále modifikována právě přijímanými daty.

Po skončení měřicího intervalu je obsah tohoto registru přepsán do paměti bloku 14, který provede jeho zobrazení na displeji 15. Vždy dva po sobě jdoucí příznaky jsou porovnávány v bloku 16 a případný nesouhlas je indikován LED indikátorem nestabilního příznaku.

Oscilátor 19 jednak řídí dynamický displej přes čítač 21, jednak ve funkci TEST řídí jako zdroj hodinových impulzů blok 20. Ten vytváří soubor testovacích signálů pro vstupní sondy a pro vnitřní obvody přístroje. [6]

3.2 Samokontrola

Přístroj BM578 má funkci, která umožní prověřit stav přístroje a jeho schopnost bezchybného provozu. Všechny tři vstupy hradlovací sondy připojíme zpět k přístroji do odpovídajících zdířek na předním panelu. Stejně tak připojíme datovou sondu.

Po stisku tlačítka TEST přístroj opakuje asi ve vteřinových intervalech vždy 4 příznaky, odlišné při různých polohách tlačítek START, STOP, CLOCK. Souhlasí-li zobrazené příznaky s předepsanými, je výsledek úspěšný a přístroj je v pořádku.

4 POPIS STÁVAJÍCÍHO MODULU

V současnosti je výuka prováděna na modulech systému Dominoputer. Výrobce tohoto systému je společnost RC společnost s r.o. [7]. Firma se specializuje na výrobu učebních pomůcek pro elektrotechniku, elektroniku, digitální techniku, řídicí a regulační techniku.

4.1 Měřicí pracoviště

Pro účely naší úlohy jsou součástí pracoviště tyto komponenty:

4.1.1 Module board – rozvod napájení modulů

Tento modul je základní deskou celého pracoviště, je napojeno na zdroj napájení a umožňuje připojení každého dalšího modulu k napájení +5V pomocí konektorů.

4.1.2 Time base - časová základna


Tento modul je podstatný v případě měření číslicových komponent. Generuje frekvence od 1 Hz až po 100 kHz s dekadickým nastavením. Obsahuje krystalem řízený oscilátor.

Pro účely naší laboratorní úlohy je použit signál s kmitočtem 1 kHz.

4.1.3 Univerzální číslicový modul s kartou 7493


Modul obsahuje obvody řady 74xxx, mezi kterými je možno volit pomocí přiložené magnetické karty. V našem případě je použita karta s obvodem 7493, který funguje jako čítač. Ten postupně generuje triviální test (všechny kombinace na výstupech ABCD).

Zapojení všech je na následujícím obrázku 17:



Obrázek 18 Zapojení komponent

Celkový pohled na měřicí pracoviště, včetně laboratorního zdroje a příznakového analyzátoru BM 578 je na dalším obrázku.



Obrázek 19 Celkový pohled na pracoviště

5 SOFTWARE

Pro vývoj modulu je třeba nejprve navrhnout desku plošného spoje (DPS). K tomu slouží řada sw, od nejjednodušších (Ferda, Formica), které umí jednostranné malé DPS, přes komplexnější (Eagle) až po celkové vývojové prostředí. Z důvodu dřívějších zkušeností s vývojem plošných spojů a také kvůli možnosti využít free verzi nástroje, byl vybrán Eagle.

5.1 Eagle v6

Tento software, který je dílem Cadsoft Computer GmbH, je na trhu již přes dvacet let. Současná verze, ve které byl návrh vytvářen, je verze 6.4. V této verzi je použitelný na Windows XP, Vista Windows 7, ale také na MacOS a Linuxu s kernelem 2.6 a patřičnými knihovny. Umí pracovat se schémata s až 999 vrstvami. Dokáže navrhnout DPS o rozměrech 150 x 150 palců (4 x 4 m). Obsahuje naplněné knihovny s předdefinovanými součástkami, je možné také vytvářet knihovny vlastní. Hlavní výhoda tohoto programu je modularita. Skládá se z 3 základních modulů, vzájemně propojených, přesto samostatných. Moduly se spouští ze základní obrazovky – **Control Panelu**


Jsou to:

- **Editor schémat** – v něm se postupně vloží všechny součástky, doplní se propojení, sběrnice... Umožní dopřednou i zpětnou anotaci změn mezi schématem a deskou. Jeho součástí je také ERC (Electrical Rule Check) – zabudovaná kontrola elektrické správnosti schématu.

- **Editor spojů** – pokud pracujeme s editorem schémat, pak se součástky ze schématu rozmístí na desce plošného spoje. Je možné samostatné využití modulu, pokud schéma nemáme. Jednotlivé spoje lze upravit podle potřeby, lze pracovat s různými vrstvami návrhu. Je zde DRC (Design Rule Check) – nástroj pro kontrolu návrhu desky.

- **Autorouter** – je integrován s návrhem plošných spojů, umožní nastavení návrhových pravidel, dodržuje nastavení parametrů skupin spojů.

Základní obrazovka, zobrazená po spuštění programu, je **Control Panel**




Obrázek 20 Control Panel

Tady je možné vytvořit nový projekt, procházet knihovny součástek nastavovat parametry programu apod.

5.1.1 Založení projektu, schéma


Vytvoření nového projektu:



Obrázek 21 Vytvoření nového projektu


5.1.2 Generování DPS

Po skončení tvorby schématu a po ověření správnosti lze provést generování desky příkazem **Board**.



Obrázek 24 příkaz Board - generování DPS

Ovšem tento příkaz pouze vygeneruje všechny součástky v reálných rozměrech a také potřebné informace včetně vzájemných propojení. Vše umístí do jednoho prostoru.




Obrázek 25 Automatické generování součástek

V editoru spojů je nejjednodušší začít s rozměry desky. Pokud vypneme viditelnost všech vrstev mimo 20 Dimension, budeme mít prázdnou obrazovku s okrajem budoucí desky.




Obrázek 26 Prázdná plocha editoru

Poté se nakreslí rozměry desky plošného spoje a doplní se díry na uchycení a další základní prvky.




Obrázek 27 Základní prvky

Přes funkci GRID je dobré zapnout rastr a upravit jej tak, aby bylo vidět jen body. Poté můžeme znovu zapnout viditelnost ostatních vrstev a začít s rozmístěním součástek.




Obrázek 28 Částečně rozmístěné součástky

Při umístění součástek je dobré použít funkci RASTNET, která propojí vždy nejbližší piny na sběrnici. Tím se odstraní dlouhé spoje, vzniklé při rozmístění. V průběhu lze také měnit vzdušné spoje za vodivé spoje funkcí ROUTE.




Obrázek 29 Vodivé spoje - funkce ROUTE

Do vrstvy spojů lze vložit přímo také popisky, které chceme zviditelnit. Když je v konečné úpravě desky odmaskujeme (tedy nebudou izolované barevným nátěrem desky), dojde k jejich pocínování při výrobě a budou velmi dobře viditelné. Touto úpravou lze odlišit nápisy, které mají být dobře vidět, od těch pracovních.



Obrázek 30 Rozmístění součástek

Zároveň byla vytvořena druhá deska, která kryje prostor s přepínači a na které nejsou součástky, pouze popisky k přepínačům. Funguje jako vnitřní kryt obvodů.




Obrázek 31

Popis přepínačů

5.1.3 Vytvoření podkladů pro výrobu

Využijeme vestavěného CAM procesoru a vygenerujeme soubory, potřebné pro výrobu.



Obrázek 32 Vestavěný CAM procesor

Výsledkem správně ukončené úlohy jsou soubory podkladů pro výrobu DPS. Tyto soubory byly dodány firmě, která tuto desku fyzicky vyrobí. Bohužel do termínu odevzdání práce se nestihla výroba, proto foto hotové desky není součástí práce.

6 POSTUP PŘI MĚŘENÍ NA NOVÉM MODULU

6.1 Nastavení chyby vyučujícím

Logika nastavení chyby spočívá ve využití dvou kusů obvodů 3 bitového osmikanálového demultiplexoru 74xx138. Tento obvod přepíná jeden vstupní signál na jeden z osmi výstupů. Výstup se vybere zadáním adresy složené z 3 bitů (každý bit je prezentován jedním přepínačem). Pro každou kombinaci hodnot na adresových portech je aktivní právě jeden výstup. Poněvadž na aktivním výstupu je log0 a na ostatních log1, bylo nutno ještě přiřadit na každý výstup NOT hradlo (invertor). Tím se docílí log1 na aktivním výstupu a touto hodnotou lze ovládat OptoMOS součástku. Tato součástka funguje jako polovodičové relé, tedy bez ovlivnění spojí výstupní svorky. Přenos je optický, tedy vstup a výstup nejsou vodivě spojeny. Pouze tím, že je daný OptoMOS výstup spojen s napájením nebo se zemí, je způsobeno „tvrdé“ připojení chyby do konkrétního místa v zapojení hradel. Všechny „vnucené“ hodnoty jsou ošetřeny omezujícím odporem, aby nedošlo k poškození hradel.

Jsou použity dva obvody demultiplexoru, tedy je možno adresovat až 16 chybových stavů. Bylo určeno, že počet chyb t_0 a t_1 je stejný. Protože do některých míst je možno připojit jak chybu t_0 , tak chybu t_1 , je znemožněno vložení obou hodnot do stejného místa ve stejném okamžiku. To je ošetřeno zapojením těchto bodů na stejném obvodu multiplexoru. Ačkoliv bylo původně počítáno s možností vložení dvou chyb v jeden okamžik (pouze jako možnost pro vysvětlení změn), nakonec byl zapojen přepínač, kterým se zprovozní POUZE jeden z obou demultiplexorů. Pro účely vysvětlení a vyzkoušení je to dostačující. Který obvod je aktivní, je indikováno LED diodami A a B

Znamená to, že vyučující předem nastaví jednak přepínač, označený A/B, kterým určí, který demultiplexor bude využit a poté u něj nastaví číslo chyby trojicí jednoduchých přepínačů jako tříbitové číslo. Jaká chyba byla zvolena, je také indikováno pomocí LED diod označených 1 – 8. Po připojení modulu k napájení a přepnutím do stavu ERR je tedy vybraná chyba popsána kombinací LED diod A1 až B8.

Indikace chyby



Obrázek 33

LED indikace

Mechanické přepínače byly zvoleny z důvodu možnosti předem nachystat zvolenou chybu, aniž by výběr ovlivnilo odpojení od napájení. Byla zvolena krabička, která má přístupný prostor (původně prostor pro baterii), kam jsou tyto přepínače umístěny. Krytku tohoto prostoru je možno i přišroubovat, kdyby bylo nutno tento prostor ochránit před příliš zvědavými zraky studentů. Ti jsou leckdy velmi vynalézaví, když chtějí podobným přístrojům přijít na kloub. Samozřejmě této zvědavosti nelze zabránit, pokud by se k přístroji studenti dostali na delší dobu. Ale jediné řešení by pak bylo udělat tolik jednorázových obvodů s možností zapojení trvalé chyby, kolik by bylo potřeba simulovat chyb, tyto očíslovat a případně občas očíslování jednotlivých krabiček prohodit. Přesto je stávající zapojení pro výuku dostačující.

Popis zapojení kódových přepínačů a jim odpovídajících chyb			
A		B	
000	t_0 v bodě D	000	t_0 v bodě E
001	t_0 v bodě C	001	t_0 v bodě F
010	t_0 v bodě B	010	t_0 v bodě H
011	t_0 v bodě A	011	t_0 v bodě J
100	t_1 v bodě D	100	t_1 v bodě E
101	t_1 v bodě C	101	t_1 v bodě G
110	t_1 v bodě B	110	t_1 v bodě I
111	t_1 v bodě A	111	t_1 v bodě K

Tabulka 10 Kódové značení chyb

6.2 Bez chyb – přepínač OK

Jediný přepínač, dostupný zvenčí na krabičce, je přepínač OK/ERR, umožňující měnit stav bez chyby a s chybou. První částí studentovy práce je tedy zjištění příznaků v bezchybném zapojení a doplnění do tabulky. Pokud se podaří včas obvod dokončit tak, aby bylo možno

alespoň jednou provést měření, budou v následující tabulce vyplněny hodnoty příznaků. Pokud ne, zůstane nevyplněna.

Příznaky ve stavu OK			
A		G	
B		H	
C		I	
D		J	
E		K	
F		Q	

Tabulka 11 Příznaky ve stavu OK

6.3 S chybou – přepínač ERR

Po vyplnění tabulky ve stavu OK student přepne přepínač do stavu ERR. Tím se dostane pod napětí obvod logiky chyb. Podle stavu skrytých přepínačů (A/B a 3bitové logiky demultiplexorů) se rozsvítí LED diody s označením příslušné chyby (např. B3). Proto byly použity mechanické přepínače, aby nastavení přečkalo i stav bez napájení modulu.

Student znovu provede měření příznakovým analyzátozem a výsledky zapíše do tabulky:

Příznaky ve stavu ERR			
A		G	
B		H	
C		I	
D		J	
E		K	
F		Q	

Podle změněných příznaků poté odvodí místo, do kterého byla implantována chyba a také, zda se jedná o chybu t_0 nebo t_1 .

ZÁVĚR

Tento modul po dokončení umožní komplexnější a účelnější práci na cvičeních a jednodušší, srozumitelnější pochopení problémů s diagnostikou číslicových systémů. To je důležité pro spolehlivost zařízení jako IO, ale také celých systémů.

Ačkoliv příznakový analyzátor BM 578 byl vyráběn před dlouhou dobou a v dnešní době již je PA využívána spíše u vestavěné diagnostiky (a to až na úrovni integrace v integrovaných obvodech IO), je velmi dobře použitelný právě pro vysvětlování principů, na kterých je PA založena. Zajisté je vše lépe pochopitelné, vidí-li studenti ve „velkém rozlišení“ to, co dnes běžně funguje uvnitř IO. Oblast využití příznakového analyzátoru BM 578 je docela široká, určitě není zastaralým přístrojem.

V rámci této práce byla dotčena jen oblast diagnostiky kombinačních logických obvodů, tedy té jednodušší varianty. Zcela jistě by mohlo být přínosem, kdyby se dále rozvedla možnost vysvětlení také další oblasti diagnostiky, která se týká sekvenčních logických obvodů. To jsou obvody, u kterých hodnota na výstupu neodpovídá pouze kombinaci hodnot na vstupech, ale také předchozímu vnitřnímu stavu sekvenčního obvodu. Také lze říci obvodu s vnitřní pamětí.

Protože nejsem schopen vyrobit tento modul před dokončením tohoto projektu, jeho fotografie nejsou zahrnuty v projektu.

CONCLUSION

This module will enable the completion of comprehensive and effective work at seminars and simpler, clearer understanding of the problems in the diagnosis of digital systems. This is important for the reliability of devices such as ICs, but also the entire systems.

Although event analyzer BM 578 was made a long time ago and nowadays is used more PA with built-in diagnostics (up to a level of integration in integrated circuits ICs) is very useful just for explaining the principles on which it is based PA. Of course everything is better understood when students see in "high resolution" what is now commonly used inside the IC. The area of use of the event analyzer BM 578 is quite broad, certainly it's not obsolete device.

Only the area of diagnostics of combinational logic circuits was affected in this work, therefore the simpler version. It certainly could be beneficial if further elaborated explanation for other areas of diagnostics, which refers to sequential logic circuits. These are the circuits in which the output value reflects not only the combination of input values, but also the previous internal state of a sequential circuit. It means circuits with internal memory.

Because i'm not able to produce this module before completion of this project, its photographs are not included in project.

SEZNAM POUŽITÉ LITERATURY

- [1] **Juránek, Antonín a Hrabovský, Miroslav.** *EAGLE pro začátečníky*. Praha : BEN - technická literatura, 2007.
- [2] **Jha, Niraj K., Gupta, Sandeep.** *Testing of Digital Systems*. Cambridge : Cambridge University Press, 2003.
- [3] **Bushnell, Michael L.** *Essentials of Electronic Testing for Digital Memory and Mixed-Signal VLSI Circuits*. New York : Springer Science, 2004.
- [4] **Hlavička, Jan.** *Diagnostika a spolehlivost*. Praha : Vydavatelství ČVUT, 1998.
- [5] **Špringl, Vít.** Mikrokontrolery - PIC. *Kombinační logické obvody*. [Online] 26. 3 2012. <http://mikrokontrolery-pic.cz/>.
- [6] **Anonym.** *Technická dokumentace k příznakovému analyzátoru Tesla BM 578*. 1987.
- [7] Číslicové moduly. *RC Didactic Systems*. [Online] RC společnost s.r.o., 2007. <http://www.rcdidactic.cz/cz/category/4-cislicove-moduly/>.
- [8] **Martin, Perry L.** *Electronic Failure Analysis Handbook*. New York : McGraw-Hill, 1999.
- [9] **Miczo, Alexander.** *Digital Logic Testing and Simulation*. New Jersey : John Wiley & Sons, Inc., 2003.

SEZNAM POUŽITÝCH SYMBOLŮ A ZKRATEK

- DPS Deska plošného spoje.
- PA Příznaková analýza.
- V/A Voltampérová charakteristika.
- IO Integrovaný obvod

SEZNAM OBRÁZKŮ

Obrázek 1 Ekonomické souvislosti [9].....	11
Obrázek 2 Vnitřní a vnější forma diagnostiky.....	14
Obrázek 3 Dva způsoby schematických značek [5]	16
Obrázek 4 NOT invertor.....	16
Obrázek 5 AND konjunktory.....	17
Obrázek 6 OR disjunktory.....	17
Obrázek 7 NAND Schefferova funkce.....	18
Obrázek 8 NOR Percieova funkce.....	19
Obrázek 9 XOR	19
Obrázek 10 Dvoukanálový demultiplexor.....	20
Obrázek 11 Původní modul.....	22
Obrázek 12 Upravený obvod.....	23
Obrázek 13 BM578 čelní panel.....	26
Obrázek 14 BM 578 - zadní panel.....	27
Obrázek 15 Datová sonda.....	27
Obrázek 16 Hradlovací sonda.....	27
Obrázek 17 Blokové schéma [6].....	28
Obrázek 18 Zapojení komponent.....	30
Obrázek 19 Celkový pohled na pracoviště.....	31
Obrázek 20 Control Panel.....	33
Obrázek 21 Vytvoření nového projektu.....	33
Obrázek 22 Nové schéma v projektu.....	34
Obrázek 23 Hotové schéma.....	34
Obrázek 24 příkaz Board - generování DPS.....	35
Obrázek 25 Automatické generování součástek.....	35
Obrázek 26 Prázdna plocha editoru.....	36
Obrázek 27 Základní prvky.....	36
Obrázek 28 Částečně rozmístěné součástky.....	37
Obrázek 29 Vodivé spoje - funkce ROUTE.....	37
Obrázek 30 Rozmístění součástek.....	38
Obrázek 31 Popis přepínačů.....	38
Obrázek 32 Vestavěný CAM procesor.....	39

Obrázek 33 LED indikace..... 40

SEZNAM TABULEK

Tabulka 1 Formy diagnostiky	14
Tabulka 3 Pravdivostní tabulka NOT	16
Tabulka 4 Pravdivostní tabulka AND.....	17
Tabulka 5 Pravdivostní tabulka OR.....	18
Tabulka 6 Pravdivostní tabulka NAND.....	18
Tabulka 7 Pravdivostní tabulka NOR.....	19
Tabulka 8 Pravdivostní tabulka XOR.....	20
Tabulka 9 Tabulka pokrytí chyb	23
Tabulka 10 Blokové schéma - vysvětlivky.....	28
Tabulka 11 Kódové značení chyb.....	41
Tabulka 12 Příznaky ve stavu OK	42

SEZNAM PŘÍLOH

Příloha P I: Původní úloha – zadání

Příloha P II: Vyhotovený protokol původní úlohy

Příloha P III: Výrobní dokumentace – krabička

Příloha P IV: Výrobní dokumentace – DPS

Příloha P V: CD – obsahuje soubory z Eagle, podklady pro výrobu, fotografie

PŘÍLOHA P I: PŮVODNÍ ÚLOHA ZADÁNÍ

PŘÍZNAKOVÁ ANALÝZA V ČÍSLICOVÉ TECHNICE


Zadání:

1. Prostudujte princip funkce, obsluhu a aplikaci příznakového analyzátoru TESLA BM 578 podle přiložených podkladů.
 2. Podle katalogových informací prostudujte funkční blokové schéma a funkční tabulky dvojkového čítače 7493 v technologické řadě TTL.
 3. Pomocí modulů stavebnice Dominoputer postavte zdroj testovací sekvence pro triviální test vybraného modulu (kombinační obvod, stupeň binární sčítačky nebo paměťový člen D). Jako zdroj hodinového kmitočtu použijte vhodný výstup modulu Time Base.
 4. Sestavte testovací řetězec: ZDROJ TESTOVACÍ SEKVENCE-TESTOVANÁ JEDNOTKA (UUT)-PŘÍZNAKOVÝ ANALYZÁTOR. Přiřaďte významným obvodovým uzlům UUT příznaky ve stavu bez poruchy a porovnejte s několika případy poruchy typu t0 a t1. Ověřte možnost lokalizace poruchy pomocí příznakového analyzátoru.
 5. V protokolu uveďte zapojení, které jste použili pro testování, příslušný testovaný modul a příslušné příznaky bez poruchy a po zavedení poruchy do zvoleného místa testovaného obvodu. Nezapomeňte uvést i zvolený typ poruchy s vyznačením místa ve schématu testovaného modulu.
-

PŘÍLOHA P II: VYHOTOVENÝ PROTOKOL PŮVODNÍ ÚLOHY

Měření:

- 1) Podle přiloženého manuálu a podkladů jsme se seznámili s obsluhou a funkcemi příznakového analyzátoru TESLA BM 578.
- 2) Prostudovali jsme funkční blokové schéma a funkční tabulky dvojkového čítače 7493 v technologické řadě TTL podle katalogových informací.
- 3) Pomocí modulů stavebnice Dominoputer jsme sestavili zdroj testovací sekvence pro test kombinačního obvodu. Jako zdroj hodinového kmitočtu jsme použili výstup TimeBase. Testem jsme zjistili, že vše funguje v pořádku a dvojkový čítač nám dává 16 bitů. Příznakový analyzátor jsme dále otestovali „samokontrolou“, test proběhl v pořádku.



Při testování jsme dostali následující hodnoty:

Start	2P61
Stop	3951
Hodiny	
Zem	8888

Číselné hodnoty abecedních znaků:

Číselné hodnoty abecedních znaků	
A	1010
C	1011
F	1100
H	1101
P	1110
U	1111

4) Dle zadání jsme sestavili uvedený testovací řetězec. Při měření jsme dostali následující hodnoty:

Stav bez poruchy	
H	305H
I	1534
J	00AC
K	159U

Stav s rozpojenou částí A při T1	
I	3U5H
K	3UHF

Stav s rozpojenou částí F při T1	
J	0000
K	1534

Stav s trvalou poruchou T1 na části H	
I	55H1
K	557A

Stav s trvalou poruchou T1 na části I	
K	7U39

Stav s trvalou poruchou T1 na části J	
K	7U39

Stav s rozpojenou částí A při T0	
I	0000
K	00AC

Stav s rozpojenou částí F při T0	
J	00UP
K	15HU

Stav s trvalou poruchou T0 na části H	
I	0000
K	00AC

Stav s trvalou poruchou T0 na části I	
K	159U



Stav s trvalou poruchou T0 na části B	
K	159U

5. V protokolu jsme uvedli zapojení, které jsme použili při testování, a dále všechny požadované okolnosti.


Závěr:

V této úloze jsme si vyzkoušeli měření s příznakovým analyzátozem TESLA BM578. Při měření příznakové analýzy jsme se nesetkali se žádným větším problémem. Všechny části zadání jsme v pořádku splnili a uvedli do protokolu.

PŘÍLOHA P III: VÝROBNÍ DOKUMENTACE – KRABÍČKA



KRABÍČKA HORNÍ DÍL



KRABÍČKA SPODNÍ DÍL

PŘÍLOHA P IV: VÝROBNÍ DOKUMENTACE – DPS

