Digitální modulace a demodulace s podporou hradlovými poli FPGA

DSpace Repository

Login

Language: English čeština 

Digitální modulace a demodulace s podporou hradlovými poli FPGA

Show simple item record

dc.contributor.advisor Vlček, Karel
dc.contributor.author Světlík, Jiří
dc.date.accessioned 2010-07-20T06:01:48Z
dc.date.available 2010-07-20T06:01:48Z
dc.date.issued 2010-06-07
dc.identifier Elektronický archiv Knihovny UTB cs
dc.identifier.uri http://hdl.handle.net/10563/14073
dc.description.abstract Práce se zabývá digitální modulací a demodulací s podporou hradlovými poli FPGA. V začátku práce je rozebrána digitální modulace PCM včetně zrychlení pomocí adaptivních metod a robustního kódování. Dále je v práci uveden rozbor vlastností kódových zabezpečení cyklických kódů pro opravování plánovaného počtu chyb a rozbor systematického cyklického kódu (12,8). Dále je zde popisováno zapojení kodéru a dekodéru pro systematický cyklický kód (12,8). Následně je tento kodér a dekodér realizovaný v prostředí Quartus II od firmy Altera. V závěru práce je uvedeno ověření funkčnosti kodéru a dekodéru pro kód (12,8). cs
dc.format 66 cs
dc.format.extent 2525816 bytes cs
dc.format.mimetype application/pdf cs
dc.language.iso cs
dc.publisher Univerzita Tomáše Bati ve Zlíně
dc.rights Bez omezení
dc.subject Pulse code modulation en
dc.subject Meggit encoder en
dc.subject systematic cyclic code en
dc.subject digital modulation en
dc.subject digital demodulation en
dc.subject FPGA en
dc.subject LSFR en
dc.subject Pulzní kódová modulace cs
dc.subject Meggitův dekodér cs
dc.subject systematický cyklický kód cs
dc.subject digitální modulace cs
dc.subject digitální demodulace cs
dc.subject FPGA cs
dc.subject LSFR cs
dc.title Digitální modulace a demodulace s podporou hradlovými poli FPGA cs
dc.title.alternative Digital modulation and demodulation with support gate array FPGA en
dc.type diplomová práce cs
dc.contributor.referee Mitrych, Jiří
dc.date.accepted 2010-06-21
dc.description.abstract-translated This work deals with digital modulation and demodulation with the support of gate arrays FPGAs. In the beginning of the work is analyzed PCM digital modulation, including acceleration techniques using adaptive and robust coding. Next part is about characteristics of code security analysis of cyclic codes for renovation of the planned number of mistakes and analysis of the systematic cyclic code (12.8). Next part work is about integration the encoder and decoder for a systematic cyclic code (12.8). After described integration is encoder and decoder implemented in development environment of Quartus II from Altera Company. In conclusion it is shown testing the functionality of the encoder and decoder for the code (12.8). en
dc.description.department Ústav elektrotechniky a měření cs
dc.description.result obhájeno cs
dc.parent.uri http://hdl.handle.net/10563/153 cs
dc.parent.uri http://hdl.handle.net/10563/220 cs
dc.thesis.degree-discipline Počítačové a komunikační systémy cs
dc.thesis.degree-discipline Computer and Communication Systems en
dc.thesis.degree-grantor Tomas Bata University in Zlín. Faculty of Applied Informatics en
dc.thesis.degree-grantor Univerzita Tomáše Bati ve Zlíně. Fakulta aplikované informatiky cs
dc.thesis.degree-name Ing. cs
dc.thesis.degree-program Engineering Informatics en
dc.thesis.degree-program Inženýrská informatika cs
dc.identifier.stag 16558
dc.date.assigned 2010-02-19
utb.result.grade A
utb.result.grade A


Files in this item

Files Size Format View
světlík_2010_dp.pdf 2.408Mb PDF View/Open
světlík_2010_vp.doc 290Kb Microsoft Word View/Open
světlík_2010_op.doc 253Kb Microsoft Word View/Open

This item appears in the following Collection(s)

Show simple item record

Find fulltext

Search DSpace


Browse

My Account