Interoperable Process Design Kit a jeho automatizované generování

DSpace Repository

Language: English čeština 

Interoperable Process Design Kit a jeho automatizované generování

Show simple item record

dc.contributor.advisor Vala, Radek
dc.contributor.author Fusek, Jakub
dc.date.accessioned 2015-07-24T12:47:55Z
dc.date.available 2015-07-24T12:47:55Z
dc.date.issued 2015-01-12
dc.identifier Elektronický archiv Knihovny UTB
dc.identifier.uri http://hdl.handle.net/10563/33999
dc.description.abstract Tato práce se zabývá analýzou možností využití jazyka Python a Interoperable Process Design Kits (iPDK) pro návrh integrovaných obvodů. Práce vychází z implementace PCell v jazyce SKILL a AMPLE v návrhových systémech Cadence Design Systems a Mentor Graphics. Původní implementace je v této práci nahrazena programovacím jazykem Python a API knihovnou od firmy Synopsys. Oproti přístupu založenému na jazycích SKILL/AMPLE tak odpadá nutnost udržovat dva nezávislé kódy pro různá návrhová prostředí a dochází k výrazné úspoře času při implementaci nových součástek. Součástí práce je implementace vybraných součástek, ověření jejich správné funkčnosti a porovnání s původní implementací. Výsledkem této práce je ověření, že Python PCelly a platforma iPDK přináší nejen efektivnější vývoj samotných součástek, ale také zrychlení vlastního návrhu integrovaných obvodů.
dc.format 72 s
dc.format.extent 6026616
dc.language.iso en
dc.publisher Univerzita Tomáše Bati ve Zlíně
dc.rights Bez omezení
dc.subject elektronická součástka cs
dc.subject integrovaný obvod cs
dc.subject návrhové systémy cs
dc.subject Cadence Design Systems cs
dc.subject Mentor Graphics cs
dc.subject SKILL cs
dc.subject AMPLE cs
dc.subject Python cs
dc.subject electronic device en
dc.subject integrated circuit en
dc.subject design systems en
dc.title Interoperable Process Design Kit a jeho automatizované generování
dc.title.alternative The Automated Generation of an Interoperable Process Design Kit
dc.type diplomová práce cs
dc.contributor.referee Pečenka, Tomáš
dc.date.accepted 2015-06-15
dc.description.abstract-translated This thesis deals with possibility of utilization Python language and Interoperable Process Design Kits (iPDK) for integrated circuits (IC) design. The work is based on PCell (Parameterized Cell) implementation in Skill and AMPLE languages which are used in Cadence Design Systems and Mentor Graphics design tools. In this work the original implementation is replaced by Python programming language and API library from Synopsys. Comparing to the approach based on SKILL/AMPLE languages there is no need to maintain two separated source codes for various design systems which leads to significant time savings during new devices implementation. The work includes implementation of selected devices, verification of the correct functionality and comparison with the original implementation. The result of this work is finding that Python PCells and iPDK platform not only provides a more efficient development of the devices but they also speed up the design process itself.
dc.description.department Ústav počítačových a komunikačních systémů
dc.thesis.degree-discipline Počítačové a komunikační systémy cs
dc.thesis.degree-discipline Computer and Communication Systems en
dc.thesis.degree-grantor Univerzita Tomáše Bati ve Zlíně. Fakulta aplikované informatiky cs
dc.thesis.degree-grantor Tomas Bata University in Zlín. Faculty of Applied Informatics en
dc.thesis.degree-name Ing.
dc.thesis.degree-program Inženýrská informatika cs
dc.thesis.degree-program Engineering Informatics en
dc.identifier.stag 39943
utb.result.grade A
dc.date.submitted 2015-05-25
local.subject integrované obvody cs
local.subject integrated circuits en


Files in this item

Files Size Format View
fusek_2015_dp.zip 5.747Mb Unknown View/Open
fusek_2015_vp.docx 344.8Kb Microsoft Word 2007 View/Open
fusek_2015_op.pdf 104.1Kb PDF View/Open

This item appears in the following Collection(s)

Show simple item record

Find fulltext

Search DSpace


Browse

My Account